全球儲存方案領導者 - Physical Designer

【Client Description】

專注高速介面與儲存技術研發，產品廣泛應用於消費性與企業級裝置，具全球客戶與量產實力。

【Candidate Profile】

• 熟悉 Synopsys 或 Cadence 後端設計流程
• 具備 Netlist 至 GDS 全流程實作經驗（PV clean 佳）
• 熟悉 Hierarchical 設計、Low Power Flow、Timing Closure
• 具 IR drop 與 Crosstalk 分析經驗
• 有 FinFET 製程經驗者尤佳

【Responsibilities】

負責晶片後端實體設計（APR / Physical Design），包含 Floorplan、Power Planning、Physical Synthesis、CTS、Routing 及 DRC/LVS 驗證，完成由 Netlist 至 GDS 的設計流程並支援 Tape-out。